FPGA开发流程

1. 分析需求，确定方案

2.设计方案（程序框图、模块划分、模块间信号、模块内信号、模块逻辑确定、模块逻辑实现方式……）【确定程序框架、确定接口、模块间信号、模块内信号】

3.设计输入（写代码(VerilogHDL/VHDL编码）

4.RTL功能仿真（验证逻辑功能&数据流，Modelsim)编译

5.分析综合（将设计映射为器件模型，生成网表文件）【分析语法错误】

6.布局布线（功能映射、指定布线资源）【利用分析与综合建立的数据库】

7.门级仿真（根据估计的布局布线延时进行时序仿真）

8.时序分析（验证设计是否满足时序和性能要求——Timing Analyzer工具）时序仿真

9.板级验证（板级调试——Signal Tap嵌入式逻辑分析工具）